Magsimula sa VHDL Programming: Idisenyo ang Iyong Sariling Hardware

Pagbubunyag: Tumutulong ang iyong suporta na panatilihing tumatakbo ang site! Kumikita kami ng bayad sa referral para sa ilan sa mga serbisyong inirerekumenda namin sa pahinang ito.


Ang VHDL ay isang wika ng paglalarawan ng hardware (HDL). Ang isang HDL ay mukhang medyo tulad ng isang wika sa programming, ngunit may ibang layunin. Sa halip na magamit upang magdisenyo ng software, ang isang HDL ay ginagamit upang tukuyin ang isang computer chip. Ang VHDL ay maaaring magamit upang ilarawan ang anumang uri ng circuitry at madalas na ginagamit sa disenyo, kunwa, at pagsubok ng mga processors, CPUs, mother board, FPGAs, ASICs, at maraming iba pang mga uri ng digital circuitry.

Kasaysayan ng VHDL

Ang pangalang VHDL ay isang nested acronym. Ito ay nakatayo para sa VHSIC Hardware Paglalarawan ng Wika. Ang VHSIC ay nakatayo para sa Napakahusay na Bilis na Pinagsama ng Circuit. Bukod sa pagiging isang paglalarawan ng isang mabilis na processor, ito ay ang pangalan ng isang programa sa Pamamahala ng US noong 1980s na ang misyon ay pananaliksik at pag-unlad sa larangan ng napakabilis na integrated circuit circuit (mabilis na computer chips).

Kasama sa mga pangunahing pagsulong sa agham ng mga materyales, algorithm, disenyo ng chip, lithography, at isang dosenang iba pang mga nauugnay na larangan, nabuo ang VHSIC VHDL.

Ang unang opisyal na pamantayan para sa wika ay nagmula sa IEEE noong 1987, at kilala bilang IEEE 1076. Nagkaroon ng maraming mga edisyon mula noon, ang pinakabagong darating noong 2008. Bilang karagdagan sa “pangunahing” wika na tinukoy sa 1076, mayroong isang bilang ng mga extension na na-cod sa iba pang mga specs:

  • IEEE 1076.1 VHDL Analog at Mixed-Signal (VHDL-AMS)
  • IEEE 1076.1.1 VHDL-AMS Standard Packages (stdpkgs)
  • IEEE 1076.2 VHDL matematika Package
  • IEEE 1076.3 VHDL Synthesis Package (vhdlsynth)
  • IEEE 1076.3 VHDL Synthesis Package – Lumulutang na Point (fphdl)
  • IEEE 1076.4 Timing (VHDL Initiative Patungo sa Mga Aklatan ng ASIC: mahalaga)
  • IEEE 1076.6 VHDL Synthesis Interoperability
  • Mga Pakete ng IEEE 1164 VHDL Multivalue Logic (std_logic_1164)

Disenyo ng VHDL at Syntax

Ang VHDL ay batay sa Ada, at nanghiram mula dito nang malaki sa parehong syntax at konsepto. Pagkatapos ay pupunan ito ng mga konsepto na tinukoy ng hardware tulad ng maraming lohikal na lohika, pisikal na kahanay, at isang pinalawig na hanay ng mga operator ng boolean. Ang VHDL ay maaari ring mag-index ng mga arrays sa parehong pataas at pababang pagkakasunud-sunod, samantalang ang Ada (at karamihan sa iba pang mga wika ng programming) lamang ang index sa pataas na pagkakasunud-sunod.

Karamihan sa mga wika ng programming ay, sa puso, pamamaraan – ang computer ay nagpapatupad ng isang utos pagkatapos ng isa pang pagkakasunod-sunod. Iba ang VHDL. Ito ay isang wika ng hardware na naglalarawan ng isang (tunay o kunwa) pisikal na istraktura. Ang istraktura na iyon ay binubuo ng isang malaking bilang ng mga module, at ang bawat module ay kumikilos sa parehong oras tulad ng bawat iba pang module.

Kaya, sa loob ng bawat module ay may isang pamamaraan ng daloy ng mga tagubilin na tila tulad ng isang maliit, may sariling software na software – na may mga variable, control daloy, mga kondisyon, mga loop. Ang bawat module ay may isa o higit pang mga input kasama ang isa o higit pang mga output. Ang mga input ay tinukoy sa loob ng isang istraktura na tinatawag na isang nilalang, at ang lohika na naglalaman ng sarili ay tinukoy sa isang arkitektura.

Isaalang-alang ang ideya ng isang “AT gate” kung saan mayroon kaming dalawang mga input at isang output. Kung ang parehong mga input ay “naka-on” (totoo, 1), kung gayon ang output ay “naka-on”; kung hindi man, ang output ay “off.” Kaya gamit ang VHDL, tukuyin namin ang dalawang mga input at isang output. Ang tinanggap na mga halaga ng mga input at output na ito ay tinukoy sa isang module ng std_logic, na na-import tulad ng isang library sa isang regular na wika ng programming. Pagkatapos ay tukuyin ng arkitektura ang mga panloob na gawa ng aming “AT gate” upang ito ay gumagana tulad ng napag-usapan na lamang natin.

Ang module na std_logic ay isang kawili-wiling uri ng halaga ng hardware na natukoy. Ito ay katulad ng halaga ng BOOLEAN na naroroon sa mga wika sa programming (isang bit: totoo o hindi totoo), ngunit maaari itong magkaroon ng isang saklaw ng mga halaga, dahil ito ay kumakatawan sa isang aktwal na salpok ng koryente sa isang pisikal na sistema:

  • U: uninitialized. Ang signal na ito ay hindi pa naitakda.
  • X: hindi kilala. Imposibleng matukoy ang halaga / resulta na ito.
  • 0: lohika 0
  • 1: lohika 1
  • Z: Mataas na Impedance
  • W: Mahina signal, hindi masasabi kung dapat ito ay 0 o 1.
  • L: Mahina signal na marahil ay maaaring pumunta sa 0
  • H: Mahina signal na dapat marahil pumunta sa 1
  • -: Huwag kang pakialam.

Ito ay, sa pinaliit, kung paano binuo ang isang buong disenyo ng VHDL. Ang makatarungang simple, lohikal na mga module na self-nilalaman ng I / O ay binuo at konektado sa bawat isa upang mabuo ang computational machine na may kakayahang magsagawa ng iba’t ibang uri ng mga gawain. Ang isang disenyo ng VHDL ay maaaring ilarawan ang isang ganap na gumaganang pangkalahatang layunin na computer, o maaari itong mag-encode ng isang solong algorithm tulad ng brute-force proof-of-work na ginamit para sa pagmimina ng Bitcoin.

Mahalagang mapagtanto na ang disenyo ng VHDL ay hindi isang programa – hindi ito pinapatakbo o naisakatuparan. Tulad ng isang plano, tinukoy nito ang isang arkitektura. Kapag nakumpleto ang isang disenyo, ito ay karaniwang kunwa para sa pagsubok sa isang software testbench, at pagkatapos ay synthesized, na nangangahulugan na ito ay isinalin sa isang pisikal na disenyo na maaaring maipatupad sa isang aktwal na chip o circuit board.

Mga mapagkukunan para sa Pag-aaral VHDL

Maraming mapagkukunan para sa pag-aaral ng VHDL. Pinagsama namin ang ilan sa mga pinakamahusay.

Mga Mapagkukunang Online

  • VHDL Primer: isang tutorial sa VHDL mula sa University of Pennsylvania.
  • Ang VHDL sa Wikipedia: Ang saklaw ng Wikipedia ng VHDL ay nakakagulat na malalim at mahusay, na nagbibigay ng isang mahusay na pagpapakilala sa wika sa kabuuan..
  • VHDL Cookbook: isang libre, online na libro, ang haba at format ng isang aklat-aralin sa kurso sa kolehiyo.
  • VHDL Tutorial: Alamin sa pamamagitan ng Halimbawa: kagalang-galang na tutorial na ito ay walang magandang tingnan, ngunit ang impormasyon ay mahusay at napakahusay na naayos.
  • VHDL na Gabay sa Wika: ito ay isang PDF na sumasaklaw sa wika sa napakalawak na detalye (400 mga pahina) na may mga in-dokumento na link para sa napakadaling pag-navigate. Ito ay isang mahusay na sanggunian.
  • Patnubay ng Disenyo sa VHDL: isang koleksyon ng mga mapagkukunan, mga tutorial, at mga link. May kasamang mga video at isang kurso sa online na sertipikasyon.
  • Programmable Logic / VHDL Module ng Istraktura
  • Mga Pangunahing Kaalaman sa VHDL – Online na Kurso
  • VHDL Handbook
  • Gabay sa Mga Starters ng VHDL

Mga Libro

Ang lahat ng mga librong ito ay nakatuon sa VHDL:

  • Ang Gabay ng Disenyo sa VHDL, Pangatlong Edisyon
  • Disenyo ng Circuit at Simulation na may VHDL
  • Vhdl Ayon sa Halimbawa
  • VHDL: Mga Pangunahing Kaalaman sa Programming
  • VHDL para sa mga inhinyero
  • VHDL Ayon sa Halimbawa: Mga Batayan ng Digital na Disenyo
  • Disenyo ng circuit na may VHDL
  • Digital na Disenyo Gamit ang VHDL: Isang Diskarte sa Sistema

VHDL & Mga Librong Verilog

Ang pangunahing “kumpetisyon” ng VHDL ay si Verilog. Ang parehong wika ay ginagamit para sa disenyo ng hardware, kaya mayroong isang bilang ng mga libro na nakatuon sa pinagbabatayan na mga konsepto ng disenyo at engineering at ginagamit ang parehong VHDL at Verilog.

  • Digital na Disenyo na may RTL Disenyo, VHDL, at Verilog
  • Hdl Chip Disenyo: Isang Praktikal na Gabay para sa Pagdidisenyo, Synthesizing & Simulate Asics & Fpgas Gamit ang Vhdl o Verilog
  • Mga Recipe ng Disenyo para sa FPGAs, Pangalawang Edisyon: Paggamit ng Verilog at VHDL
  • Mga Pangunahing Programa ng HDL: VHDL at Verilog

Iba pang Mahahalagang Link ng VHDL

Mga Pagpapatupad at Simulators

  • Libre / Bukas na Pinagmulan
    • GHDL
    • NVC
    • Libreng HDL Project
  • Komersyal / Pag-aari
    • VHDL Simili
    • Aktibo-HDL
    • Nakarelaks na Enterprise Simulator
    • ModelSim

Mga tool

  • EDA Utils: isang malaking koleksyon ng mga utility para sa pagtatrabaho sa VHDL, pati na rin ang Verilog at iba pang mga HDL.
  • EDA Playground: isang online na sandbox para sa pagsubok sa mga disenyo ng VHDL.
  • Mga Pakete ng Editor
    • Emacs VHDL Mode
    • VHDL plugin para sa vim
    • VHDL Package para sa Tekstong Sublime
    • VHDL para sa Atom
    • VHDL para sa Notepad++

Dapat Mo ring Malaman …

Ang VHDL ay isa sa dalawang pangunahing wika sa paglalarawan ng hardware. Ang isa pa ay si Verilog. Karamihan sa mga taga-disenyo ng hardware ay pamilyar sa pareho, pati na rin ang mababang antas ng mga operating system na wika tulad ng Cand C++.

Jeffrey Wilson Administrator
Sorry! The Author has not filled his profile.
follow me
    Like this post? Please share to your friends:
    Adblock
    detector
    map