VHDL Programlamaya Başlayın: Kendi Donanımınızı Tasarlayın

Bilgilendirme: Desteğiniz sitenin çalışmaya devam etmesine yardımcı oluyor! Bu sayfada önerdiğimiz hizmetlerden bazıları için bir başvuru ücreti alıyoruz.


VHDL bir donanım açıklama dilidir (HDL). Bir HDL biraz programlama diline benziyor, ancak farklı bir amacı var. Yazılım tasarlamak için kullanılmaktansa, bir bilgisayar yongasını tanımlamak için bir HDL kullanılır. VHDL, her türlü devreyi tanımlamak için kullanılabilir ve işlemcilerin, CPU’ların, ana kartların, FPGA’ların, ASIC’lerin ve diğer birçok dijital devrenin tasarımında, simülasyonunda ve testinde sıklıkla kullanılır..

VHDL Geçmişi

VHDL ismi iç içe bir kısaltmadır. VHSIC Donanım Tanımlama Dili anlamına gelir. VHSIC, Çok Yüksek Hızlı Entegre Devrenin kısaltmasıdır. Hızlı bir işlemcinin tanımı olmasının yanı sıra, 1980’lerde misyonu çok hızlı entegre devreler (hızlı bilgisayar çipleri) alanında araştırma ve geliştirme olan bir ABD Hükümeti programının adıydı..

Malzeme bilimi, algoritmalar, çip tasarımı, litografi ve bir düzine diğer ilgili alandaki önemli ilerlemelerin yanı sıra VHSIC, VHDL’yi geliştirdi.

Dilin ilk resmi standardı 1987’de IEEE’den geldi ve IEEE 1076 olarak biliniyor. O zamandan beri 2008’de en son çıkan birkaç sürüm var. 1076’da belirtilen “çekirdek” dile ek olarak, diğer özelliklerde kodlanan uzantı sayısı:

  • IEEE 1076.1 VHDL Analog ve Karışık Sinyal (VHDL-AMS)
  • IEEE 1076.1.1 VHDL-AMS Standart Paketleri (stdpkgs)
  • IEEE 1076.2 VHDL Matematik Paketi
  • IEEE 1076.3 VHDL Sentez Paketi (vhdlsynth)
  • IEEE 1076.3 VHDL Sentez Paketi – Kayan Nokta (fphdl)
  • IEEE 1076.4 Zamanlama (ASIC Kütüphanelerine Doğru VHDL Girişimi: hayati)
  • IEEE 1076.6 VHDL Sentezi Birlikte Çalışabilirliği
  • IEEE 1164 VHDL Çok Değerli Mantık (std_logic_1164) Paketleri

VHDL Tasarım ve Sözdizimi

VHDL Ada’ya dayanıyordu ve hem sözdiziminde hem de kavramlarda geniş çapta ödünç alındı. Bu daha sonra çok değerli mantık, fiziksel paralellik ve genişletilmiş bir boole operatörleri gibi donanıma özgü kavramlarla desteklendi. VHDL ayrıca dizileri hem artan hem de azalan sırada dizine ekleyebilirken, Ada (ve diğer birçok programlama dili) yalnızca artan sırada dizinler.

Programlama dillerinin çoğu yürürlüktedir – bilgisayar bir komutu sırayla yürütür. VHDL farklıdır. (Gerçek veya simüle edilmiş) fiziksel bir yapıyı tanımlayan bir donanım dilidir. Bu yapı çok sayıda modülden oluşur ve her modül diğer modüllerle aynı anda çalışır.

Yani, her modülün içinde, değişkenler, kontrol akışları, şartlar, döngüler ile küçük, bağımsız bir yazılım programına benzeyen prosedürel bir talimat akışı vardır. Her modül bir veya daha fazla çıkışla birlikte bir veya daha fazla girişe sahiptir. Girdiler varlık adı verilen bir yapı içinde belirtilir ve bağımsız mantık bir mimaride tanımlanır.

İki giriş ve bir çıkışımız olan bir “AND geçidi” fikrini düşünün. Her iki giriş de “açık” ise (doğru, 1), çıkış “açık” tır; aksi takdirde çıkış “kapalı” dır. VHDL kullanarak iki giriş ve bir çıkış tanımlayacağız. Bu giriş ve çıkışların kabul edilen değerleri, normal bir programlama dilinde kütüphane gibi içe aktarılan bir std_logic modülünde tanımlanır. Mimari daha sonra “VE geçidimizin” iç işleyişini tanımlayacak, böylece az önce tartıştığımız gibi çalışacak.

Std_logic modülü, donanıma özgü ilginç bir değer türüdür. Programlama dillerinde mevcut olan BOOLEAN değerine benzer (bir bit: doğru veya yanlış), ancak fiziksel bir sistemde gerçek bir elektriksel dürtü temsil ettiği için bir dizi değere sahip olabilir:

  • U: başlatılmamış. Bu sinyal henüz ayarlanmadı.
  • X: bilinmiyor. Bu değeri / sonucu belirlemek imkansız.
  • 0: mantık 0
  • 1: mantık 1
  • Z: Yüksek Empedans
  • W: Zayıf sinyal, 0 veya 1 olup olmadığını söyleyemiyorum.
  • L: Muhtemelen 0’a gitmesi gereken zayıf sinyal
  • H: Muhtemelen 1’e gitmesi gereken zayıf sinyal
  • -: Umurumda değil.

Minyatür olarak, tam bir VHDL tasarımının oluşturulması bu şekildedir. Oldukça basit, mantıksal olarak kendi kendine yeten I / O aktivitesi modülleri oluşturulur ve farklı türdeki görevleri yerine getirebilen hesaplama makineleri oluşturmak için birbirine bağlanır. Bir VHDL tasarımı tamamen çalışan genel amaçlı bir bilgisayarı tanımlayabilir veya Bitcoin madenciliği için kullanılan kaba kuvvet kanıtı gibi tek bir algoritmayı kodlayabilir.

Bir VHDL tasarımının bir program olmadığını anlamak önemlidir – çalıştırılmaz veya çalıştırılmaz. Bir plan gibi, bir mimariyi tanımlar. Bir tasarım tamamlandığında, genellikle bir yazılım test tezgahında test edilmek üzere simüle edilir ve daha sonra sentezlenir, yani gerçek bir yonga veya devre kartı üzerinde uygulanabilen fiziksel bir tasarıma çevrilir.

VHDL Öğrenmek için Kaynaklar

VHDL öğrenmek için birçok kaynak vardır. En iyilerden bazılarını bir araya getirdik.

Çevrimiçi kaynaklar

  • VHDL Primer: Pennsylvania Üniversitesi’nden VHDL üzerine bir eğitim.
  • Wikipedia’da VHDL: Wikipedia’nın VHDL kapsamı şaşırtıcı derecede derin ve anlaşılır, bu da dile bir bütün olarak harika bir giriş sağlıyor.
  • VHDL Yemek Kitabı: ücretsiz, çevrimiçi bir kitap, bir üniversite ders kitabının uzunluğu ve biçimi.
  • VHDL Öğreticisi: Örnekle Öğrenin: Bu saygıdeğer öğreticiye bakmak hoş bir şey değil, ancak bilgiler harika ve çok iyi organize edilmiş.
  • VHDL Dil Kılavuzu: Bu, çok kolay gezinme için dili belge içi bağlantılarla çok ayrıntılı (400 sayfa) dilde kapsayan bir PDF’dir. Bu harika bir referans.
  • VHDL için Tasarımcı Kılavuzu: kaynaklar, eğitimler ve bağlantılar koleksiyonu. Videolar ve çevrimiçi sertifika kursu içerir.
  • Programlanabilir Mantık / VHDL Modül Yapısı
  • VHDL Temelleri – Çevrimiçi Kurs
  • VHDL El Kitabı
  • VHDL Başlangıç ​​Kılavuzu

Kitabın

Tüm bu kitaplar VHDL’ye odaklanıyor:

  • Tasarımcı’nın VHDL Kılavuzu, Üçüncü Baskı
  • VHDL ile Devre Tasarımı ve Simülasyonu
  • Örnek Tarafından Vhdl
  • VHDL: Programlamanın Temelleri
  • Mühendisler için VHDL
  • Örnekle VHDL: Dijital Tasarımın Temelleri
  • VHDL ile Devre Tasarımı
  • VHDL Kullanarak Sayısal Tasarım: Bir Sistem Yaklaşımı

VHDL & Verilog Kitapları

VHDL’nin ana “rekabeti” Verilog’dur. Her iki dil donanım tasarımı için kullanılır, bu nedenle temel tasarım ve mühendislik kavramlarına odaklanan ve hem VHDL hem de Verilog’u kullanan bir dizi kitap vardır..

  • RTL Design, VHDL ve Verilog ile Dijital Tasarım
  • HDL Chip Design: Tasarım, Sentezleme için Pratik Bir Kılavuz & Asics Simülasyonu & Vhdl veya Verilog Kullanarak Fpgas
  • FPGA’lar için Tasarım Tarifleri, İkinci Baskı: Verilog ve VHDL Kullanımı
  • HDL Programlamanın Temelleri: VHDL ve Verilog

Diğer Önemli VHDL Linkleri

Uygulamalar ve Simülatörler

  • Serbest / Açık Kaynak
    • GHDL
    • NVC
    • Ücretsiz HDL Projesi
  • Ticari / Mülkiyet
    • VHDL Simili
    • Aktif HDL
    • Incisive Enterprise Simülatörü
    • ModelSim

Araçlar

  • EDA Utils: Verilog ve diğer HDL’lerin yanı sıra VHDL ile çalışmak için geniş bir yardımcı program koleksiyonu.
  • EDA Playground: VHDL tasarımlarını test etmek için çevrimiçi bir sanal alan.
  • Editör Paketleri
    • Emacs VHDL Modu
    • Vim için VHDL eklentisi
    • Yüce Metin için VHDL Paketi
    • Atom için VHDL
    • Not Defteri için VHDL++

Ayrıca Bilmelisiniz…

VHDL iki önemli donanım tanımlama dilinden biridir. Diğeri Verilog. Çoğu donanım tasarımcısı Cand C gibi düşük seviyeli işletim sistemi dillerinin yanı sıra++.

Jeffrey Wilson Administrator
Sorry! The Author has not filled his profile.
follow me
    Like this post? Please share to your friends:
    Adblock
    detector
    map